数字时钟论文摘要怎么写 数字时钟论文摘要范文参考有关写作资料

目录

1. 第一篇论文摘要：高速数字时钟电路电磁辐射特性及应用研究
2. 第二篇摘要范文：基于FPGA的数字时钟设计
3. 第三篇数字时钟论文摘要：FPGA中数字时钟管理模块的设计
4. 第四篇数字时钟论文摘要模板：FPGA内数字时钟管理模块的研究与设计
5. 第五篇数字时钟论文摘要怎么写：高速相干光接收机的全数字时钟恢复方案
6. 第六篇摘要范文：基于FPGA的数字时钟的设计
7. 第七篇数字时钟论文摘要范文：基于Multisim的数字时钟设计
8. 第八篇数字时钟论文摘要格式：基于AT89C51单片机的数字时钟设计
9. 第九篇数字时钟论文摘要：基于DS12C887的数字时钟的实现
10. 第十篇摘要范文：基于EDA技术的多功能数字时钟的ASIC设计

【100篇】免费数字时钟论文摘要范文,可用于数字时钟论文摘要写作参考研究,为你的本科论文和硕士论文提供有价值的数字时钟论文摘要范文格式模板参考.【赶快阅读吧！】

第一篇论文摘要：高速数字时钟电路电磁辐射特性及应用研究

电磁兼容是一门集电磁场理论、天线、微波、低频电路、结构、材料、数字电路、信道、数学、物理、仪器、测量等众多学科为一体的试验学科.随着各行各业用频设备的增多,电磁频谱已经是最重要的资源之一,必须对设备的无意发射进行控制,才能保证众多电子设备相互不会干扰,达到兼容工作.而时钟电路是众多电磁干扰源中的一种,几乎所有电子设备都会用到时钟,各军兵种出现的电磁兼容问题有一多半与时钟有关.时钟具有频谱宽、能量集中的特点.本论文力求通过最简单、最有效的办法来解决工程中遇到的时钟干扰问题.

本论文针对时钟干扰问题,深入分析时钟产生辐射的机理、途径,并在此基础上研究出一套切实可行的加固设计方法,应用此加固设计方法成功解决了某机载电台噪音干扰的问题.主要内容为：

1.高速数字时钟电路电磁辐射机理研究

建立高速数字时钟电路的等效电路；利用麦克斯韦电磁场理论、天线理论及傅立叶变换,分析高速数字时钟电路在频域的电磁辐射机理；给出模型建立方法、时域频域变换方法、频域电磁辐射的计算方法；定量给出高速数字时钟电路的频域辐射电平.

2.高速数字时钟电路电磁辐射加固方法研究

根据时钟电路电场辐射理论,研究高速数字时钟电磁辐射最可能的辐射途径；分析降低电磁辐射的方法；结合时钟电路的电磁辐射电平和电磁兼容标准规范的限值,研究设计合适加固措施（如滤波、屏蔽或二者皆有）；给出最简单有效的加固电路的参数设计方法.

3.高速数字时钟电路电磁辐射加固方法的应用研究

以某航空产品综合控制管理设备为例,通过理论分析和对比试验测试等手段,找出综合控制管理设备内的具体干扰源、传播途径；结合设备实际工程状态,研究切实可行的加固处理措施和方法.

第二篇摘要范文：基于FPGA的数字时钟设计

本文介绍一种基于FPGA的数字时钟设计方法:DCM(数字时钟管理器).DCM使用完全数字反馈系统确保多个时钟同步,使用完全数字延迟线技术可以精确控制时钟的频率和相位.用户可以编程控制时钟任意倍频和分频及任意相位移动,使用非常方便可靠.文章还给出应用设计原理图及逻辑仿真波形图.

第三篇数字时钟论文摘要：FPGA中数字时钟管理模块的设计

随着现场可编程逻辑器件(programmable logic device, PLD)快速的发展,系统设计也进入",片上可编程系统",(system on programmable chip, SOPC)的时代,芯片朝着高密度、低电压、低功耗、高速度方向前进.可编程逻辑器件的高密度,高速度的发展对可编程逻辑器件的系统时钟管理也提出了更高的要求,如何在芯片系统密度和速度逐渐增加的情况下更好的管理时钟系统DLL(delay locked loop)、PLL(phase locked loop)、DCM(digital clock management)等系统时钟管理模块就相应的被提出.

本篇论文重点研究的是华微电子科技有限公司的HWD2V1K芯片的数字时钟管理.数字时钟管理模块主要有三个方面的功能:DCM主要提供三个主要的功能:去时钟偏移,进行频率综合以及提供相位调整.这三种功能分别是由延迟锁相环,数字频率合成器(digital frequency synthesiser, DFS)以及数字相移器(digital phase shifter, DPS)来实现的.本文重点对这三个模块如何实现其功能进行了详细的分析.

FPGA内有大量的时钟缓冲器以及分布到FPGA内部各个模块的时钟布线,时钟在经过缓冲器和时钟线时不可避免的会产生时钟偏移,这样就会影响系统的同步性能,DCM通过对可变延迟线的控制插入相应的延迟以抵消时钟传输过程的产生的延迟,从而消除时钟偏移.

我们知道FPGA的应用范围非常广,因此用户可能会用到各种不同的时钟.例如有的需要对时钟进行分频,有的需要对时钟倍频,这些都对时钟的多样性提出了更高的要求.DLL能够很好的实现分频,然而如果让DLL提供4,8,16倍频是很困难的,DCM中的频率合成器通过对参数的设置能够提供最高为32倍的倍频.

随着时钟频率的提高,输出时钟的相位要求越来越高.DLL提供的四个CLK0、CLK90、CLK180、CLK270时钟相位已经不能满足用户的要求.这时DCM中的数字相移器就相应的被提出,它能够为用户提供精度时钟周期的1/256任意的相位.

DCM的输入时钟频率范围为:在低频模式下,24~230MHZ,在高频模式下,48~450MHZ.单个DCM模块所占用的芯片面子为615μm*530μm,其工作温度为-40℃~125℃,输入时钟最大抖动为300ps,输出时钟的最大抖动为300ps.

第四篇数字时钟论文摘要模板：FPGA内数字时钟管理模块的研究与设计

从第一款商业化的FPGA产品的出现至今,FPGA在二十多年里得到了迅速的发展,在应用范围方面,FPGA的使用已经不再局限于通信领域,而是扩大到工业控制、消费电子、汽车电子、测试测量等越来越广泛的行业中.FPGA的发展趋势也因应用范围的扩大而发生着变化,供应商都在努力采用更先进的工艺、更大的晶体管密度以及最前沿的技术,随之而来的是产品性能的不断攀升和成本的降低.FPGA的研发不仅具有重大战略意义,在接下来的20年里仍将是举足轻重的基础芯片,有很大的发展潜力.但是国内FPGA市场仍然被国外大公司占据着.

随着FPGA的逻辑单元规模越来越大,集成度不断提高,在高密度FPGA中时钟信号的分布质量越来越重要.时钟信号的抖动和偏斜已经成为影响系统性能的重要因素.系统时钟的要求越来越严苛,在高速数据的传输和交换中,传统时钟结构越来越难以保证信号的准确同步.所以基于锁相环的时钟管理模块在FPGA中的应用十分必要.

本文重点研究国内某公司的一款百万门级FPGA内的时钟管理模块（DCM）,从延迟锁相环的设计出发,分析应用于FPGA的时钟管理技术的实现方法和电路设计.通过分析DCM在去时钟偏移、频率综合、移相调整等方面的应用,设计出基于全数字锁相环的数字时钟管理模块.

FPGA的应用范围越来越广泛,对时钟的要求也会越来越多.单纯的DLL不能满足更高的时钟要求,因此DCM在ADDLL（全数字锁相环）的基础上增加了数字相移（Digital Phase Shift）和频率合成等功能模块.使得输出时钟信号能够进行动态相位调整,并且用户可以自己定义频率合成参数,更灵活的实现时钟分频倍频.

本文设计的DCM采用*IC0.13μm CMOS工艺,低频模式下DCM的输入时钟范围是20~240MHz,高频模式的时钟输入范围是40~430MHz.整个FPGA上分布有12个DCM模块,每个DCM模块的芯片面积是510μm*648μm.工作电压1.2V,工作温度范围-55℃~125℃.

第五篇数字时钟论文摘要怎么写：高速相干光接收机的全数字时钟恢复方案

时钟恢复是相干光接收机研究中的一个关键问题.首先对目前相干光接收机中有代表性的时钟恢复方案进行了分析,并针对解决现有方案中高采样率需求和非全数字实现的问题,提出一种新的适用于高速相干光接收机的时钟恢复方案.在所提方案中,将Gardner误差检测算法与插值滤波器相结合,使其具有算法复杂度低、可全数字化实现等优点.最后,在112Gbit/s偏振复用-非归零码-差分四相移键控(PM-NRZ-DQPSK)传输系统中对所提方案进行了仿真实验验证.仿真结果表明,所提的全数字时钟恢复方案在高速相干光接收机中能精确补偿由于本地采样时钟的频率和相位偏移带来的采样定时误差.

第六篇摘要范文：基于FPGA的数字时钟的设计

在Quartus Ⅱ开发环境下,用Verilog HDL硬件描述语言设计了一个可以在FPGA芯片上实现的数字时钟.通过将设计代码下载到FPGA的开发平台Altera DE2开发板上进行了功能验证.由于数字时钟的通用性及Verilog HDL语言的可移植性,因此本数字时钟可直接应用于各种不同系列的FPGA芯片的设计中.

第七篇数字时钟论文摘要范文：基于Multisim的数字时钟设计

为了提高电子电路实验教学质量,引入了Multisim仿真软件,以增加学生的学习兴趣.利用逻辑电路的设计方法,做了数字时钟的实验,得到了正确的结果.得到的结论:利用Multisim强大的功能对电子电路进行仿真测试,可以提高电路的设计和分析效率,提高电子电路实验的教学质量.

第八篇数字时钟论文摘要格式：基于AT89C51单片机的数字时钟设计

本文介绍一款由AT89C51单片机、DS1302时钟芯片、LCD1602字符液晶显示器构成的数字时钟的设计.通过单片机对DS1302的读写操作,具有LCD1602液晶显示年月日、星期和时分秒的功能,并且具有调节年月日、星期和时分秒的功能.

第九篇数字时钟论文摘要：基于DS12C887的数字时钟的实现

本文介绍了实时时钟芯片DS12C887主要引脚、功能以及内部寄存器的编程方法.同时给出了DS12C887与AT89C51单片机结合实现数字时钟的方法.经实际电路调试验证,该芯片的掉电保护、编程灵活、工作稳定等功能得到充分体现.

第十篇摘要范文：基于EDA技术的多功能数字时钟的ASIC设计

采用EDA技术设计了一个在FPGA芯片上实现的数字时钟,它可以显示年、月、日、时、分、秒、星期,并且可以设定闹钟和整点报时.数字时钟的输入设备是一个4×,4的编码键盘,输出设备是用于显示的15个七段数码管、若干LED指示灯及蜂鸣器,数字时钟的内部功能模块可以分为三个部分:综合计时电路、显示控制电路、调整控制电路.其中综合计时电路用于完成各种计时功能,显示控制电路用于完成计时结果的显示,调整控制电路用于调整计时系统的有关参数.

本论文是一篇免费优秀的关于数字时钟论文摘要范文资料.

数字时钟引用文献:

[1] 经典数字时钟论文题目 数字时钟论文题目怎么定

[2] 数字时钟专著类参考文献 数字时钟专著类参考文献有哪些

[3] 数字时钟论文大纲格式模板 数字时钟论文框架如何写