简介:适合不知如何写相位频率方面的相关专业大学硕士和本科毕业论文以及关于相位频率论文开题报告范文和相关职称论文写作参考文献资料下载。
纪捷先
摘 要：针对高动态的机载环境和FPGA的应用要求,比较并确定了基于软件无线电思想的扩频接收机中载波频率捕获的方案,完成了鉴频器、比特定时提取电路等模块的设计．论文对系统进行了理论分析和性能仿真,最终在SOPC上实现了该方案.通过在硬件平台上对接收机的性能指标进行了测试,测试结果表明实现的接收机基本达到了性能指标要求.
关键词：载波频率捕获,鉴频器,比特定时提取电路．FPGA
中图分类号：TN914.5
文献标识码：A
文章编号：1673-1131(2010)03-062-03
一、引言
扩频通信技术,具有抗干扰,保密性强、可实现码分多址通信和高精度测量的优点,其中信号的快速捕获是扩频体制的关键.
载波频率的估计方法有很多,在频率相对稳定时,采用最大似然估计(MLE)对未知正弦波频率估值较好,但当频率随时间变化较大且调制数据速率较高时,实现较为复杂.要对高动态信号进行快速估计相位．频率、频率变化率等,可以采用扩展卡尔曼滤波法(EKF)或自适应最小二乘法(ALS)．但通常是在假定数据调制已消除的条件下,且算法复杂,实现困难
相位和频率的关系:[oeasy]电32_基础32容抗 电风扇 扫频仪 电容 频率 滤波 相位角
相应的电路如图3所示,图中clk为时钟输入端．rst为复位端,DumpClk为积分清零时钟,Puctural_PNcode为本地对准伪码．I_BaseSignal. Q_BaseSignal为下变频后的信号．FLL—Free—Word_Out输出到下变频的本地NCO的控制端.
2.)比特定时参考信号的提取电路
为了减小调制数据对频率捕获跟踪的影响,需要为I-D电路提供粗略的比特定时参考信息,因为数据信息和伪码周期的相对相位是恒定的,即数据比特的起始位置都对应着伪码的某一个特征相位.为提取比特定时信息,就需要一个伪码特征相位搜索电路以确定比特的起始位置.
如图4所示,每个伪码时钟周期内,就将产生的一个chip的本地标准伪码送入移位寄存器,同时比较伪码寄存器中的值与预先设定的伪码的特征相位.若两者相等,则输出一个脉冲,作为比特定时信息.可以看出,这是一个简单的比较过程.
电路的仿真波形如图5所示．其中clk是系统时钟．PnClk为伪码时钟,PnCode为本地伪码序列．Bit_Starting是位定时信息输出,高有效.
由于系统伪码捕获之后,伪码跟踪环使得本地PN码的产生时钟是一直调整的,所以上述方法给出的比特定时误差在一个码片宽度以内,只能做粗略的比特定时．适用于对比特定时误差不敏感的地方,如载波的频率跟踪和相位跟踪环路.
若以此来提取测距脉冲将有近100米的测距误差,就不能满足系统要求,需要改进伪码跟踪策略.因为伪码跟踪环路的调整周期是一个伪码周期（即一个数据位宽度）,所以每个伪码周期里面只会出现一次调整,也就是说,只有一个chip的伪码出现不完整或多余.
下面就介绍是提取测距脉冲的过程：用系统时钟（伪码速率的12倍）对标准伪码特征相位（设为8个码片）、特征相位之后的8个码片、接收端本地伪码发生器生成伪码进行过采样,即正常情况下．每个码片上会有12个样点,但是由于伪码跟踪过程的调整,使得本地生成的伪码会出现11个样点或13个样点的情况.系统中通过对连续两组伪码特征相位进行过采样后识别,最差的情况也只是两组特征相位中有一组出现偏差,另一组肯定是正确的,这样定时可以精确到一个系统时钟周期,提高测距脉冲的准确度.
相应的仿真结果如图6所示．pn_out是本地伪码发生器产生的伪码．bit. syn_inphase分别是连续两个特征相位产生的位同步脉冲,经处理后可以得到最终的位同步脉冲syn_final,这个脉冲主要用于测距.
总结：本论文是一篇免费优秀的关于相位频率论文范文资料，可用于相关论文写作参考。
相位和频率的关系引用文献:
[1] 截止频率和时间论文范文数据库 关于截止频率和时间自考开题报告范文3000字
[2] 相位噪声论文范文检索 关于相位噪声类毕业论文格式范文2万字
[3] 频率复用毕业论文范文 频率复用有关在职毕业论文范文2万字
